PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-040809

(43)Date of publication of application: 12.02.1999

(51)Int.Cl.

H01L 29/78 H01L 27/10

H01L 29/06 H01L 29/66

(21)Application number: 10-067473

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

17.03.1998

(72)Inventor: SUGIYAMA NAOHARU

TEZUKA TSUTOMU KATOU RIICHI

KUROBE ATSUSHI

TANAMOTO TETSUSHI

(30)Priority

Priority number: 09131014 Priority date: 21.05.1997

09131016

21.05.1997

Priority country: JP


JP


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF


(57)Abstract:

PROBLEM TO BE SOLVED: To provide the manufacturing method of a semiconductor fine crystal, which can be easily introduced into a conventional mass-production process and a semiconductor device which takes advantage thereof.

SOLUTION: An amorphous or polycrystalline IV element layer 12 is formed on substrates 10 and 11 as thick as 0.3 or larger to 5 nm or smaller at a low temperature of 500°C or below and then heated at a high temperatures of 600 to 850°C into lumps. Through this setup, hemispherical fine crystals 13 which are formed of IV element and distributed in two dimensions, separated from each other, and 50 nm or less in diameter are formed.







LEGAL STATUS

[Date of request for examination]

14.03.2001

[Date of sending the examiner's decision of

23.08,2005

rejection]

[Kind of final disposal of application other than

[Date of extinction of right]

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出關公則番号

特開平11-40809

(43)公開日 平成11年(1999)2月12日


(51) IntCl.4	做別配号	FI		
HO1L 29/78		HO1L 29/78 301J		
27/10	451	27/10 4 5 1		
29/06		29/06		
29/66		29/68		
		審査請求 未開求 請求項の数16 OL (全 18	(其)	
(21)出願番号	特顯平10-67473	(71) 出頭人 000003078		
		株式会社東芝		
(22)出廟日	平成10年(1998) 3月17日	神奈川県川崎市幸区堀川町72番地		
	, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72) 発明者 杉山 政治		
(31)優先權主張番号	特頭平9-131014	神奈川県川崎市幸区小向東芝町1番地	3 株	
	平9 (1997) 5月21日	式会社東芝研究開発センター内		
(32) 優先日	日本 (JP)	(72) 発明者 手掌 勉		
(33) 優先格主張国		神奈川県川崎市幸区小向東芝町1番地	b 株	
(31) 優先権主張番号	平 9 (1997) 5 月21日	式会社東芝研究開発センター内		
(32) 便先日	• • • •	(72) 発明者 加藤 迎一		
(93)優先権主張国	日本(JP)	神奈川県川崎市幸区小向東芝町1番地	4、株	
			式会社東芝研究開発センター内	
		•		
		(74)代迎人 弗理士 鈴江 武彦 (外6名)	4-	
		一般 類		


(54) [発明の名称] 半導体装置およびその製造方法


(67)【要約】

【課題】従来の盘産工程に容易に取り込める半導体做結 晶の製造方法、及びこれを利用した半導体装置を提供す る。

【解決手段】基板(10、11)上に、非晶質および多結晶のいずれかよりなるIV族原子の暦(12)を、500℃以下の低温で厚さ0、3nm以上5nm以下に形成した後に、600℃以上850℃以下の商温加熱により前記IV族原子の層を塊状化せしめて、IV族原子からなり、二次元状に分布しかつ互いに独立した直径50nm以下の半球状欲細結晶(13)を形成する。







(2)

特別平11-40809

2

【符許請求の範囲】

【請求項1】 半導体抵板と、

前記半導体基板上に形成された第1の絶縁層と、

前記第1の絶縁層上に形成され、第1の半導体微結晶の 上に第2の絶縁層を介して第2の半導体微結晶が積み上 げられた少なくとも1つの二重半導体微結晶と、

前記少なくとも1つの二重半導体微結品を覆うように、 前記第1の絶縁層の上に選択的に形成された第3の絶縁 層と、を具備することを特徴とする半導体装置。

【開求項2】 前記二重半導体做結晶の直径が50nm 以下であることを特徴とする開求項1に記載の半導体装置。

【脚求項3】 前記第3の絶線圏上に形成され、少なく とも相対する2辺を有する導館層と、

前記導電腦の前記相対する2辺に沿った前記半導体基板の表面に、前記導電腦を挟むように形成された1対の不 純物添加傾域と、をさらに具備することを特徴とする調 求項1に記載の半導体装置。

【開求項4】 基板上に、非晶質および多結晶のいずれ かよりなるIV族原子の層を、500℃以下の低温で厚 20 さ0.3nm以上5nm以下に形成する工程と、

前記 I V | 技原子の層を形成した後に、600℃以上850℃以下の高温加熱により前記 I V | 技原子の層を地状化せしめて、I V | 技原子からなり、二次元状に分布しかつ互いに独立した直径50 n m以下の半球状数制結晶を形成する工程と、を具備することを特徴とする半導体装置の製造方法。

【請求項5】 前記基板がシリコン酸化膜からなり、前配 I V族原子の層がシリコンからなることを特徴とする 請水項4に記載の半導体装置の製造方法。

【請求項6】 前記基板がシリコン酸化膜からなり、前記IV族原子の層がゲルマニウムからなることを特徴とする請求項4に記載の半導体装置の製造方法。

【請求項7】 シリコン基板上に幅100mm以下の帯 状のシリコン酸化膜層を形成する工程と、

前記基板上に、非晶質および多結晶のいずれかよりなるシリコン層を、500℃以下の低温で厚さ0.5乃至5nmに堆積する工程と、

730万至850℃の高温で前記シリコン層を塊状化せ しめて、前記帯状のシリコン酸化膜層上に1列に整列さ れた複数のシリコン微結晶を形成する工程と、を具備す ることを特徴とする半導体装置の製造方法。

【開水項8】 シリコン基板上に8原子層以下のゲルマニウム桝膜結晶層を形成する工程と、

600乃至800℃の熱処理で前記ゲルマニウム薄膜層を塊状化せしめて、直径100nm以下の複数のゲルマニウム微結品を形成する工程と、

前記複数のゲルマニウム微結晶形成後、前記シリコン基 板上にシリコン結晶層を形成し、前記複数のゲルマニウ ム微結晶を埋め込む工程と、を具備することを特徴とす る半導体装置の製造方法。

【請求項9】 第1導電型の不純物を含む第1のシリコン區と

前記第1のシリコン層上に形成された不純物を含まない 第2のシリコン層と、

前記第2のシリコン魔上に形成された直径100mm以 下の複数のゲルマニウム微結晶と、

前記第2のシリコン層上に前記複数のグルマニウム微結 晶を埋め込むように形成された、不純物を含まない第3 00 のシリコン層と、

前記第3のシリコン層上に形成された、第2導種型の不 純物を含む第4のシリコン層と、を具備することを特徴 とする半導体装置。

【帥求項10】 【V族原子を含む基板上に、前記【V 族原子の第1の酸化膜を形成する工程と、

前記第1の酸化膜上に前記IV族原子を含む第1の層を 形成する工程と、

前記第1の層上に前記 I V族原子の第2の酸化應を形成 する工程と、

の 削配第2の酸化膜上に、非晶質および多結品のいずれかよりなる前配(V族原子の第2の層を、500℃以下の低温で厚さ0.3nm以上5nm以下に形成する工程

600万至850℃で加熱処理することにより前配第2 の層を塊状化せしめて、前配IV族原子からなる直径5 0πm以下の複数の微結晶を形成する工程と、

前記複数の微結晶をマスクとして、前記微結晶の下部以外の前記第2の酸化膜、前記第1の層をエッチングにより除去する工程と、を具備することを特徴とする半導体装置の製造方法。

【訥求項11】 半導体悲板と、

削配半導体基板の所定の領域に形成された第1のゲート 絶縁聴と、

前記第1のゲート絶線膜上に形成された直径50 n m以 下の複数の半導体微細構造と、

前配第1のゲート絶縁膜上に形成され、前配複数の半導体微細構造を埋め込む第2のゲート絶縁膜と、

前記第2のゲート絶縁膜上に形成されたゲート電極と、 前記ゲート電極の両側の前記半導体基板上に、前記ゲー

ト電極に沿って形成された1対の不純物拡散層と、を具備し、前記複数の半導体微細構造の各々は、層間組縁膜を介して上下に分雕された2つ半導体微結晶を少なくとも含むことを特徴とする半導体装置。

【請求項12】 半導体基板と、

前記半導体基板上にゲート絶線膜を介して形成され、直径50nm以下の塊状導体が帯状に連続して形成されたゲート超極と、

前記帯状ゲート電極の両側に沿って、これを挟むように、前記半導体基板上に形成された第1と第2の不純物 添加領域と、を具備することを特徴とする半導体装置。

(3)

【前求項13】 半導体基板上の素子領域に形成された 絶縁版を横切るように粒子を打ち込み、前配絶縁膜表面 に複数のダメージ臨所を形成する工程と、

前配複数のダメージ臨所を核として、前記絶縁膜上に旗径50nm以下の複数の塊状導体を形成し、かつ前記複数の塊状導体を形成する工程と、 数の塊状導体を連続させて帯状導体を形成する工程と、 を具備することを特徴とする半導体装置の製造方法。

【 請求項14】 半導体基板上の所定の領域を取り囲むように形成され、各々の直径が50 nm以下の複数の突起と、

前記複数の突起の姿而を含む前配所定の領域にゲート絶 縁膜を介して形成されたゲート電極と、

前記所定の似域を挟んで対向し、不純物が添加された第 1と第2の半導体層と、

前配所定の領域内で、前記ゲート館極に電圧が印加される時に前配複数の突起の間の前配基板姿面に形成される 反転磨と、を具備することを特徴とする半導体装置。

【開求項15】 半導体基板表面に形成された第1の絶 緑膜に、加速された粒子により複数のダメージ箇所を形 成する工程と、

500℃以下の低温で厚さ5nm以下の1V族原子からなる非品質層を形成する工程と、

800℃以上の高温加熱により、前配ダメージ箇所を核として前配非品質層を塊状化せしめ、前配第1の絶縁膜上に互いに雕隔したサイズ50nm以下の做細結品により複数の塊状導体を形成する工程と、

前記複数の塊状導体をマスクとして、前記第1の絶縁膜をエッチング除去し、第2の絶縁膜を介して全面に電極層を形成する工程と、を具備することを特徴とする半導体装置の製造方法。

【間求項16】 前記複数の塊状導体を形成する工程は、前配絶縁膜若しくは前記第1の絶縁膜の装面マイグレーションより大きな装面マイグレーションを有する材料を前配絶縁膜若しくは前記第1の絶縁膜上に均一に成長させた後、加熱処理により前記材料を塊状化せしめるものであることを特徴とする請求項13および間水項15のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

(発明の風する技術分野) 本発明は、微細な構造を有す 40 る半導体装置およびその作成方法に関する。

[0002]

【従来の技術】ナノメートルスケールの微和な半導体結 品を用いた構造は、各種デバイスへの応用が可能で、そ の作成方法を含め盛んに報告されている。しかしながら 従来の技術は通常の量産可能な半導体製造に合い容れな い特殊な方法を用いたものが殆どである。

【0003】すなわち減圧CVDあるいはブラズマCV Dを用いて気相中で微細結晶を形成し、低温に冷却され た拡板上に地積させる方法では、微細索子の量産工程で 問題となるパーティクルの発生等により、従来の半導体 プロセスとは整合性が悪い。また気相中で形成される微 細結晶同士が拡板数面で複合化し、所望の微細結晶を均 一に分布させることも困難であった。

【0004】一方、従来大規模集種回路において、MOSと呼ばれる半導体素子が利用されてきた。その集種度は年々上昇し、256MビットDRAMにおいてはそのゲート長が $0.25\mu m (1996年)、1CビットDRAMにおいては<math>0.18\mu m (2000年)、4GビットDRAMにおいては<math>0.13\mu m (2005年)$ というように微細化の進展が予測されている。

【0005】しかしながら、現在のフォトリングラフィ技術を利用した数細化技術には限界があり、フォトリングラフィ技術の次の技術といわれる電子ビーム(EB) 路光、X級リングラフィにも問題が山積している。

【0006】EB装置を利用した終光においては、電子 ピームの半径は10nmのオーダーに違するが、レジス トの解像度の限界によりせいぜい50nmが加工限界と されている。

20 【0007】また、X線を用いた微細加工においては、シンクロトロン光を利用するために、装置として莫大な設備投資が必要となり、その割には生産能率が上がらず実用化は現実的でないとされている。さらに、X線は放射線であるために、人体に悪影響を及ぼすことが難点とされている。

【0008】以上の点から、0.05μm (50nm) 以下のゲート長を持つ半導体素子の量産化は現段階では 困難とされている。

【0009】一方、素子の微細化の観点から、単一電子 索子といわれる微細化索子が検討されている。この薬子 においては、紫子のキャパシタンスCが十分に小さく、トンネルジャンクションに蓄えられる帯電エネルギー (e² / (2C)) が個度捌らぎ (k Tにほぼ等しい)に対して十分に大きいときに (e² / (2C)) な 電子のトンネリングが抑制される、いわゆるクーロンプロッケイドという原理を利用している。この性質を利用することにより電流電圧特性に関値が生じる。低消費電力という特性と併せて、この閾値の存在により、3端子トランジスタ、メモリ等の様々な応用の提案が数多く為されている。

【0010】実際にクーロンブロッケイド効果を発現させるためには、通常デバイスとして室温動作をさせようとすると、キャパシタンスの大きさとしてaF(10-18 ファラッド)程度の小さいトンネルジャンクションを形成する必要がある。

【0011】 | EDM 93-541 (Yano et al) や | EDM 94-938 (Takahashi et al.) 等の文献に見られるような特殊な方法を用いてクーロンブロッケイド効果の室温での動作確認を行っている例はあるものの、現在の通常の半導体製造技術では、このような小さいジャンクションを作製す

特別平11-40809

(4)

るのは極めて困難である。

【0012】但し、クーロンブロッケイド効果は、現実に室風動作することが確認されていることから、LS(の回路の中に実際に組み込むことが可能な新しい技術として期待されている。

【0013】しかしながら、従来の単一電子楽子、およびその製造方法には、以下のような問題が存在し、実際にLS1の楽子応用には至っていない。

【0014】(1) 通常のLSI作製プロセスにおける
フォトマスクを用いた作製方法では、リソグラフィの微 10
細化の限界から、十分高温でクーロンブロッケイドが観
測できるほど小さなキャパシタンスの作製は困難である。

【0015】(2) クーロンブロッケイドの本質的なトンネリングの性質を決定するトンネル障壁そのものについて、従来その特性は製造方法からの大きな制限があり、回路に応じた特性を持つ単一電子・業子を作製することは困難であった。

【0016】(3) 通常の単一電子聚子において電子がトンネリングする部分は、酸化膜等の絶縁体若しくはバ 20ンド図においてエネルギー障壁の高い物質を用いて形成されたトンネルジャンクションであるが、電子の感じるエネルギー障壁が高いために、エネルギー障壁の原さは薄くしないと、電子自体のトンネリング確率が指数関数的に減ってしまう。このため、特に酸化膜の厚さを極めて繊細にコントロールする必要があり、これが均一な素子を作ることを一層困難なものにしていた。

[0017]

【発明が解決しようとする課題】本発明の第1の課題は、最産可能な半導体製造工程に容易に組み込める半導 30 体徴結晶の作成方法を提供し、またこれを利用した半導体装置を提供することにある。

【0018】本発明の第2の課題は、50nm以下のゲート長を持つ半導体索子、特にMOS型素子の構造と、 量应可能で人体にも有害な影響を与えない製造方法を提供することにある。

【0019】本発明の第3の課題は、微細なゲート長を有し、制御性の良い単一電子繁子およびその製造方法を 提供することにある。

[0020]

【課題を解決するための手段】上記課題を解決するために本発明の半導体装置(請求項1)は、半導体基板と、前配半導体基板上に形成された第1の絶縁層と、前配第1の絶縁層上に形成され、第1の半導体做結晶の上に第2の絶縁層を介して第2の半導体做結晶が積み上げられた少なくとも1つの二重半導体做結晶を覆うように、前配第1の絶縁層の上に選択的に形成された第3の絶縁層とを具備することを特徴とする。

【0021】さらに、前記二重半導体微結晶の直径が5

O n m以下であることを特徴とする(請求項 2)。

【0022】本発明の半導体装置(請求項3)は、翻求項1の構成に加え、前記第3の絶縁層上に形成され、少なくとも相対する2辺を有する導電層と、前記導電層の前記相対する2辺に沿った前記半導体基板の表面に、前記導電層を挟むように形成された1対の不純物添加領域とをさらに具備することを特徴とする。

【0023】本発明の半導体装置の製造方法(翻水項 4)は、悪板上に、非品質および多結晶のいずれかよりなる I V 炭原子の層を、500℃以下の低温で厚さ0.3 n m以上5 n m以下に形成する工程と、前記 I V 炭原子の層を形成した後に、600℃以上850℃以下の高温加熱により前記 I V 炭原子の層を塊状化せしめて、I V 炭原子からなり、二次元状に分布しかつ互いに独立した直径50 n m以下の半球状微細結晶を形成する工程とを具備することを特徴とする。

【0024】上記の製造方法は、前配基板がシリコン酸 化膜からなり、前配【V族原子の層がシリコンからなる ことが好ましい(開來項5)。

【0025】あるいは、前記基板がシリコン酸化膜からなり、前記【V族原子の層がゲルマニウムからなるようにしてもよい(請求項6)。

【0026】本発明の半導体装置の製造方法(請求項7)は、シリコン基板上に幅100mm以下の帯状のシリコン酸化膜層を形成する工程と、前記基板上に、非晶質および多結晶のいずれかよりなるシリコン層を、500℃以下の低温で厚さ0.5万至5mmに堆積する工程と、730万至850℃の高温で前記シリコン層を塊状化せしめて、前記冊状のシリコン酸化胰層上に1列に整列された複数のシリコン微結晶を形成する工程とを具備することを特徴とする。

【〇〇27】本発明の半導体装置の製造方法(開水項8)は、シリコン恐板上に8原子層以下のゲルマニウム 薄膜結晶層を形成する工程と、600万至800℃の熟 処型で前配ゲルマニウム海膜層を塊状化せしめて、直径 100nm以下の複数のゲルマニウム微結晶を形成する 工程と、前配複数のゲルマニウム微結晶を形成する 工程と、前配複数のゲルマニウム微結晶形成後、前配シ リコン基板上にシリコン結晶層を形成し、前配複数のゲルマニウム微結晶を埋め込む工程とを具備することを特 徹とする。

【0028】本類明の半導体装置(請求項9)は、第1 導電型の不純物を含む第1のシリコン層と、前記第1の シリコン層上に形成された不純物を含まない第2のシリコン層と、前配第2のシリコン層上に形成された直径1 00nm以下の複数のゲルマニウム微結晶と、前配第2 のシリコン層上に前配複数のゲルマニウム微結晶を地部 込むように形成された、不純物を含まない第3のシリコ ン層と、前記第3のシリコン層上に形成された、第2導 電型の不純物を含む第4のシリコン層とを具備すること を特徴とする。

(5)

10

特關平11-40809

レーションを有する材料を均一に成長させた後、加熱処理により前記材料を塊状化せしめるものであることを特徴とする(調求項16)。

[0035] 絶縁膜(酸化膜)の上に電子ビーム(EB) 等によりダメージを与えた後、シリコンのエピタキャル成長を行うと、結局成長の初期過程においてそのダメージを与えた場所からシリコンの固まりが成長し始める。その大きさは結晶成長の時間にもよるが、50nmを切る大きさのドット状のものが制御性よく形成される。

【0036】MOS型半導体案子において、ゲート電極を作成する部分に対して、ゲート酸化販を形成した後、 EBのビーム後を絞りEBの間隔が数十nmになるよう にしてEBを打ち込む。その後この結晶成長を行い、そ の成長の初期過程で生成するドットの大きさを打ち込ん だ電子ビームの帯に合わせると、シリコンドットの帯が 生成される。このドットの帯の端を通常の電極パッドに つなぐことにより、ドットの大きさに依存するゲート長 を持つ3端子のMOS型序ETが形成される。

【0037】この工程はレジストを用いるのではないため、レジスト自体の限界がゲート長の制限をすることはなく、制御性は良くなる。また、X級のように大きな設置面積と人体への悪影響も無く、生産技術としても優れていることが特徴としてあげられる。

【0038】本発明の第3の目的を達成するために、本発明の半導体装置(開水項14)は、半導体基板上の所定の領域を取り囲むように形成され、各々の直径が50nm以下の複数の突起と、前記複数の突起の表面を含む前配所定の領域にゲート絶縁膜を介して形成されたゲート電極と、前記所定の領域を挟んで対向し、不純物が添加された第1と第2の半導体層と、前記所定の領域内で、前記ゲート電極に電圧が印加される時に前記複数の突起の間の前配基板表面に形成される反転層とを具備することを特徴とする。

【0039】また、上記半導体米子の製造方法(納水項15)は、半導体基板表面に形成された第1の絶縁版に、加速された粒子により複数のダメージ箇所を形成する工程と、500℃以下の低温で厚さ5nm以下のIV 疾原子からなる非品質層を形成する工程と、600℃以上の高温加熱により、削配ダメージ箇所を核として前記非品質層を塊状化せしめ、前配第1の絶縁膜上に互いに離隔したサイズ50nm以下の微細結品により複数の塊状導体を形成する工程と、前配額数の塊状導体をマスクとして、前配第1の絶縁膜をエッチング除去し、第2の絶縁膜を介して全面に電極層を形成する工程とを負備することを特徴とする。

【0040】前記複数の地状導体を形成する工程は、前 記第1の絶縁膜の姿面マイグレーションより大きな姿面 マイグレーションを有する材料を均一に成長させた後、 加熱処理により前記材料を塊状化せしめるものであるこ

7 【0029】本発明の半導体装置の製造方法(請求項10)は、「V族原子を含む基板上に、前配「V族原子の第1の酸化膜を形成する工程と、前配第1の酸化膜上に前記「V族原子を含む第1の層を形成する工程と、前記第1の層上に前記「V族原子の第2の酸化底を形成する工程と、前記第2の酸化膜上に、非晶質および多結晶のいずれかよりなる前記「V族原子の第2の層を、500℃以下の低温で厚さ0.3ないし5nmに形成する工程と、600万至850℃で加熱処理することにより前記第2の層を塊状化せしめて、前記「V族原子からなる直路を塊状化せしめて、前記「V族原子からなる直径50nm以下の複数の微結晶を形成する工程と、前記数の微結晶をマスクとして、前記微結晶の下部以外の前記第2の酸化膜、前記第1の層をエッチングにより除去する工程とを具備することを特徴とする。

【0030】本発明の半導体装置(副求項11)は、半 薬体基板と、前記半導体基板の所定の領域に形成された 第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に形成された直径50nm以下の複数の半導体做細構造と、 前記第1のゲート絶縁膜上に形成され、前記複数の半導体微細構造を埋め込む第2のゲート絶縁膜と、前記第2 のゲート絶縁膜上に形成され、が記をと、前記ゲート電極と、前記ゲート電極の両側の前記半導体基板上に、前記ゲート電極に 沿って形成された1対の不純物拡散層とを具備し、前記 複数の半導体微細構造の各々は、層間絶縁膜を介して上 下に分離された2つ半導体微縮晶を少なくとも含むこと を特徴とする。

【0031】本発明では、基板上に輝く堆積した基板とは異なる材質の薄膜層が、表面が酸化されない条件で高温加熱したときに塊状化する性質を利用して半導体微結晶を作成する。薄膜層を堆積した後に高清浄雰囲気で高温加熱することにより生ずる塊状化を利用することにより、通常の半導体製造工程と互換性の高い半導体微結晶作成技術が提供できる。

【0032】上記第2の目的を達成するために、本発明の半導体装置(請求項12)は、半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成され、直径50nm以下の塊状導体が帯状に連続して形成されたゲート電極と、前記帯状ゲート電極の両側に沿って、これを挟むように、前記半導体基板上に形成された第1と第2の不純物添加領域とを具備することを特徴とする。

【0033】また上記半導体装置の製造方法(調求項13)は、半導体基板上の累子領域に形成された絶縁膜を 機切るように粒子を打ち込み、前記絶縁膜表面に複数の グメージ箇所を形成する工程と、前記複数のダメージ箇 所を核として、前配絶縁膜上に直径50nm以下の複数 の塊状導体を形成し、かつ前配複数の塊状導体を連続さ せて帯状導体を形成する工程と具備することを特徴とす る。

【0034】前記複数の塊状導体を形成する工程は、前記絶縁膜の表面マイグレーションより大きな表面マイグ

(6)

特限平11-40809

とを特徴とする(朗求項16)。

【0041】本発明の単一電子索子においては、電荷の数を正確にコントロールするために微細な構造を必要とするアイランド部分を、電子ピーム等でダメージを与えた後の超高真空(UHV)-CVDにより生成されたシリコン微細ドット間の反転層領域としている。

【0042】この方法においてアイランドの大きさを決定するのは、アイランドの関りのシリコン微細ドットの間隔とUHV-CVDにより生成するシリコン微細ドットの大きさである。従来のアイランドの大きさはリソグ 10ラフィの限界による寸法そのものに制限されていた。

【0043】本発明においてアイランドの周囲のシリコン微細ドットの間隔を現状のリソグラフィの殴界寸法とすれば、UHV-CVDによるシリコン微細ドットの大きさを制御することで、最終的に形成される反転層アイランドの大きさは、現状のリソグラフィの限界寸法より遥かに小さいものとすることができる。

【0044】本発明において、トンネル降壁はアイランド部分とソース間、またはアイランド部分とドレイン間を結ぶ、シリコン微細ドットの間の狭窄部分である。パンド図として見ると、この部分は酸化膜等のようなポテンシャル降壁の高さを有しないので、加工寸法に対するトンネル確率の制御は容易である。

[0045]

【発明の実施の形態】以下、図面を参照しながら本発明 の実施の形態を説明する。

【0046】(第1の実施形態)図1に本発明の第1の 実施形態に係る半導体装置の形成方法を示す。第1の実 施形態では、表面を熱酸化したシリコン基板上にシリコ ンの微細結晶を形成する。

【0049】この方法により作成した厚さ1nmの非晶質シリコン

一次である。また非晶質薄膜を形成する方法は、本実施形態で説明したUHV-CVD 装置に限るものではない。例えば、固体シリコン原料を配子線で加熱し起板に供給する分子線結晶成長(MBE)法や、ブラズマ放電により気体原料分子を分解して基板に供給するプラズマCVD法等で得られる海膜を用

10

いても、同様の微細結晶を形成できる。またこの輝限は 非晶質である必要もない。多結晶シリコン薄膜を用いて も同じ結果が得られる。

【0050】この場合重要な課題は、最初の薄膜層に酸素等の不純物混入を抑制することである。初期のシリコン層に酸素が混入すると、シリコン原子のマイグレーションが抑制されるため、現状化が進まない。特に初期シリコン層を形成する際に、基板温度を上昇させ、原料分子の表面分解により薄膜を生成するLPCVD法等の方法では、界面に多量の酸素が混入する可能性が高いので好ましくない。

【0051】本実施形態では、シリコン海峡地積時の基板温度は室温としているが、酸化膜基板中の酸素と、堆積するシリコンとが反応を起こさない範囲において基板温度を上昇させることは問題ない。この場合基板温度は500℃以下であれば、原料シリコンと基板表面の酸素との反応は低く抑えられる。しかし、シリコン原料が分子原料分解用のヒーターのように高温ソースから供給される場合は、基板温度は300℃以下が望ましい。

【0052】続いて、作成した薄膜層を大気に暴露せずに(表面が酸化されない状態で)800℃で加熱する。 具体的にはUHV-CVDで非晶質薄膜形成後に原料分子分解用の補助ヒーターを切り、基板加熱ヒーターを昇温し基板を超高真空中で3分間加熱する。この加熱により熱酸化膜上に平坦に形成されていた非晶質シリコン層は、塊状化現象により最大直径10nm、高さ5nm程度の独立した結晶13となる(図1(c))。すなわち、熱酸化膜上にシリコンの微細結晶が形成できる。

【0053】このとき基板上に形成されたシリコン微結品の密度は、3.5×10¹¹/cm³であった。これは、初期の非晶質シリコン層のシリコン原子が気相中へ脱離・蒸発することなく、基板上での質量移動により微結晶に変形したことを示している。この場合基板を加熱する時間を増加すると、一つの微結晶の大きさは大きくなるが、さらにアニールを続けるとシリコン原子が酸化膜基板の酸素と反応し脱離をはじめ、やがて微結晶は消滅する。

【0055】以上は、酸化胰上に非晶質シリコン層を地

50

特開平11-40809

積し、加熱により微結晶を形成せしめた例であるが、同 様に酸化膜上に非晶質グルマニウム層を堆積し、加熱に より微結晶を形成せしめることも可能である。 この場 合、ゲルマニウムの処状化はシリコンと比べより低温で も起こりうるため、初期非品質の厚さ、アニール条件と 得られる做結晶の大きさは図2(b)に示す通りとな る..

11

【0056】従来充分に厚い非晶質シリコン脳を設面が 酸化されない条件で加熱した場合に、姿而マイグレーシ ョンにより平坦な表面形状が変形し、きのこ状の固まり が形成されることが知られている。 しかし非晶質層の厚 さを輝くした場合に生じる塊状化現象は、本発明者等が 初めて得た知見であり、独立した微紺晶が形成されるた めには、下地との相互作用が強くないことが重要である ことを発見した。

【0057】本実施形態で利用した基板は表面を熱酸化 したシリコン基板であるが、高温加熱が可能で、その際 シリコンとのミキシングが発生しないことが満たされれ ばいずれの恐板(例えばシリコン窒化膜)でも使用可能 である。ただし、処状化を生じせしめる為には、基板の 表面マイグレーションよりも、被雌積物の表面マイグレ ーションが大きいことが必要とされる。さらに、基板表 面を予め異なる種類の薄膜層でパターニングしておけ は、パターンに応じて独結晶の配置、大きさ等を制御す ることも可能である。

【0058】また上述の通り、酸化膜上に非晶質シリコ ンを堆積し、加熱により処状化せしめる場合、加熱条件 によっては基板中の酸索と微結晶中のシリコン原子が反 心し、欲結品が消滅することが起こりうる。しかしこれ は基板が酸化膜の場合に特有の現象であり、酸素を含ま 30 ない基板(例えばシリコン窒化膜)では遅こり得ない。 従って酸化膜上の一部を窒化膜でパターニングした基板 において、窒化膜上にのみ微結晶を形成し、酸化膜上の 微結晶を脱離消滅させることも可能である。

【0059】(第2の実施形態)図3は、本発明の第2 の実施形態に係る半導体装置の形成方法を示す断面図で ある。第2の実施形態では、第1の実施形態で示した微 細結晶を応用した素子に関するものである。

【0060】まず、厚さ3mm程度(あるいはそれ以 下)の薄い熱酸化膜22を有するシリコン基板20(面 方位(100))上に、第1の実施形態の方法でシリコ ン徴結晶を形成する(図 3 (a))。第1の実施形態同 様に、光板温度を査温のまま厚さ0.5mmの初期非晶 質層を堆積し、その後基板温度を730℃に加熱するこ とにより、直径5nm、高さ2nmの微結晶22を熱酸 化膜21上に形成する。

【0061】この後にCVD法により酸化シリコン胰層 23を堆積し、さらに多結品シリコン層24を堆積す る。このようにして形成された積層構造の模式的断面図 ン微結品21を含むシリコン酸化膜層23、さらにその 上に多結晶シリコン層24が形成された僻造が実現でき

12

【0082】酸化膜層23および多結晶層24をそれぞ れゲート酸化膜、およびゲート電極に見立てゲートサイ ズに加工し、さらによく知られた方法によりソース・ド レイン領域26、27を形成することにより、MOSF E T構造を作成する(図3(c))。

【0063】このMOSFETにおいては、ゲート酸化 のMOSFETとは異なる動作が期待できる。すなわ ち、例えば抵板側よりシリコン微緒晶に低荷を注入する ことにより、MOSFET助作の関値電圧を変化させる ことができる。さらに、1つの依結品に蓄積される電荷 量が小さいため、微少な電荷量の蓄積をMOSFETの 閾値電圧の変化として捕らえる配憶索子として使用でき

【0064】上記シリコン微結晶を含むMOSFET構 进は、プラズマCVD等を用いる従来技術を用いても類 似なものは作成可能であるが、種々な問題を生じる。図 4は従来技術によりシリコン微結品を作成する方法の模 式図である。真空容器31にシリコン原子を含む気体分 子、例えばモノシランあるいはジシラン等を導入し、ブ ラズマ放電を発生させて、気相中で原料分子の分解を行 う。

【0065】この時、原料分子の分圧が適当な値に設定 されれば、気相中で分解反応により発生したシリコン原 子同士が、さらに結合してシリコン原子のみから成る微 細な結晶33が生じる。これら微結晶を、低温に冷却し た基板34に堆積させることにより、所定の基板上にシ リコン做結晶を配置することができる。なお、図4にお いて、32はガス導入口、35は基板支持台、36はガ ス排出口、37は上部電極である。

【0066】ここで基板温度が高い場合、基板表面に到 逆した微結晶同士がさらに反応を起こし結合することに より、より大きな結晶が生じてしまい、微結晶のサイズ の制御性が低下する。通常恐板を掖体蛮業等で冷却した シンクで低温に保持することが多い。

【0067】これら半導体基板を室温以下の温度に冷却 する工程は、通常の半導体製造工程では採用されておら ず、従来の製造プロセスとは整合性が低い。また必要以 上に大量の微粒子が気相中に生じ、半導体製造工程にお いて歩留まり低下の最大の原因となるパーティクルの発 生を伴うため、量産工程には不向きである。

【0068】また気相中で発生した微結晶を基板表面に 堆積させる従来技術に基づく方法では、発生した微綺晶 は無秩序に基板上に到達するため、後而で微結晶が配置 する間隔も無秩序となり、確率的に複数個の微結晶の複 合化が発生する。これに加え、低温に冷却した基板上に を図3(b)に示す。シリコン結晶基板20上にシリコ 50 気相中で生成された半導体微結晶を配置する従来技術に 20

30

粉開平11-40809

13

基づく方法では、堆積する微結晶と基板との密着性が膨いという問題がある。

【0069】図5(a)は従来技術に返づいて微結晶42を返板41上に配置した場合の模式的な断面図である。 基板上に球状に近い微結晶が付着した形態になる。 このような形態では微結晶が配置した基板上に、さらに別な種類の被膜を堆積させる場合、例えば先の例のようにCVD法でシリコン酸化膜44を堆積する場合、この被膜44と基板41の間に'す'43を発生する可能性が高い(図5(b))。

【0070】また、先の例のような複合化した微結品も 'す'を発生する原因となる。このように発生した 'す'は、その後の熱工程で破裂あるいは収和して周囲 の構造を破壊する。このような原因によるトラブルは、 集積度の高い半導体工程では致命的な不良を引き起こ し、歩留まり低下を招く。

[0071] 一方、本発明で示された塊状化による方法では、平坦に地積した層が塊状化を起こすため、本質的に微結晶を均質に配置することが可能となり、'す'の発生原因となる微結晶同士の複合化は殆ど起こらない。また、微結晶と基板との密着性が高いため、この意味でも'す'の発生を飛躍的に低減できる。

【0072】図6は、本発明の方法により、図5 (b) と同様な構造を形成した例を示すもので、51はシリコン基板、52は機結品、53はシリコン酸化膜である。 図5 (b) に見られるような'す'は発生していない。 【0073】(第3の実施形態)図7は本発明の第3の 実施形態に係る半導体装置の構成を示す斜視図である。 第3の実施形態は、本発明の半導体機結晶の他の応用例 を示す。

【0074】まず、シリコン結晶基板61上に、予め長さ 1μ m、幅100nm、厚さ20nmに区画されたシリコン酸化膜層の領域62を用意する(図7(a))。この酸化膜領域62の作成は、基板表面全体を熱酸化した後に、フォトエッチングプロセスでパターニングする従来方法で行うことができる。

【0075】この加工された基板上に第1の実施形態で示した方法によりシリコン微結晶を形成する。この場合、初期非晶質シリコン圏の厚さは2nmとし、基板温度を室温として堆積する。その後承板温度を830℃ま 40で加熱し、直径30nmの微結晶を作成する。この時酸化膜領域62以外の領域(シリコン結晶が露出している領域)では、堆積された非晶質シリコンは加熱により下地結晶と均質な平坦層となる。

【0076】一方短冊状の酸化膜領域62の上に堆積した非晶質シリコン層は、加熱による塊状化の際に、短冊状領域62の境界付近では、シリコン原子は酸化膜部分の外側のシリコン結晶部に移動する。また境界から離れた内側部分では、短冊状領域62の中央部に集積し微結晶を形成する。

14

【0077】その結果、本実施形態のように、塊状化により発生する微結晶の大きさに対して、傾域の幅が充分な大きさを特たない場合には、微結晶の位置をその傾域中央部に配置することが可能となる。この結果、図7(ト) 元またるに、酸化取領域62の中央に微結晶が1

(b) 示すように、酸化胶領域62の中央に微結晶が1 列に配置された構造が可能となる。

【0078】このように、短冊状酸化膜の上に微結晶を 列状に配置する手法は、短冊状の領域の幅(大きさ)や 堆積する初期非品質層の厚さ、塊状化のための加熱温度 10 等の組み合わせにより任意に制御することが可能であ る。また本実施形態では、塊状化を起こす領域として酸 化膜を用いているが、シリコン窒化膜等も利用できることは第1の実施形態と同様である。

【0079】(第4の実施形態)次に、シリコン結晶基板上にゲルマニウムの量子閉じ込め構造を作成する実施形態を説明する。図8は、第4の実施形態に係わる量子閉じ込め構造の基本的な作成手順を示す断面図である。【0080】まず、面方位(100)のシリコン基板71上に厚さ4原子層(1.23nm)のゲルマニウム薄膜結晶層72を形成する。この例では、UHV-CVD装置を用い、GeH4ガス分子を500℃の基板表面で熱分解する手法によりゲルマニウム薄膜結晶を作成した(図8(a))。

【0081】ゲルマニウム結晶層をシリコン結晶基板の上に形成する場合、ゲルマニウム結晶とシリコン結晶の間に発生する歪の効果により、海膜層の厚さが厚くなってきたときに、ドットの発生が観察されることが知られている。しかし本実施形態で用いるような温度条件で、厚さ4以子層程度あるいはそれ以下の場合は、平坦性の高い薄膜結晶層が得られる。厚さ8原子層の場合には、初期の平坦性は4原子層以下に比較して無くなるが、以下に述べる地状化により得られるドットの大きさは、制御されたものとなる。

【0082】ゲルマニウム海膜結品層形成後に、引き続き750℃、10分間の加熱を行う。この加熱により平坦であったゲルマニウム海膜層が、地状化により微細な結晶73となる。この条件では、直径50nm、高さ12nmの微細結品が形成される(図8(b))。

【0083】再び恐板温度を600℃に股定し、Si2 Hsを原料としてシリコン結晶層74を厚さ200nm 成長させる。この時ゲルマニウムの微結晶には形状の変 化は起こらないため、ゲルマニウムの微細結晶部分をシ リコン結晶により挟み込むことにより、量子関じ込め構 造が作成できる。

【0084】本実施形態についても、当初作成するゲルマニウム薄膜層の厚さと塊状化の為の加熱温度により、微細結晶の大きさを制御することが可能である。ゲルマニウム薄膜層の厚さを2原子層にし、加熱温度を700℃に設定することにより、微細結晶の大きさを直径10 nm、高さ2nmとすることができる。様々な条件によ

特朗平11-40809

り微紺晶の大きさを図りに示す。図りの2原子層におい て、温度は650℃以上しか記載されていないが、低温 域の余裕度は比較的大きく、600℃であっても850 ℃と同様なサイズの徴結品を得ることができる。

15

【0085】また、低温で平坦に形成したゲルマニウム 結晶薄膜層を高温加熱して塊状化させる方法が実施し島 いが、予め高温に加熱したシリコン基板上にゲルマニウ ム原料を供給する方法でも、微結晶を形成することは可 能である。例えば750℃に加熱したシリコン基板にゲ ルマニウム原料を供給して170nm程度の大きさの協 結晶を作成することもできる。

【0086】上記実ယ形像ではゲルマニウム微和結晶を 挟み込む層は、不純物(ドーパント)を含まないシリコ ン届としたが、p型およびn型のドーパントを添加した 層でゲルマニウム微細結晶層を挟み込むように積層して もよい。このようにしてpn接合を形成することによ り、ゲルマニウム量子ドットに電流注入し、発光ダイオ ードを作成することが可能である。次にこのような例を 説明する。

【0087】 (第5の実施形態) 図10は、第4の実施 20 形態のゲルマニウムドットの作成方法を用いて作成した 発光ダイオードの断面図である。 第4の実施形態と同一 部分には同一番号を付して重複する説明を省略する。

【0088】本実施形態においては、糞をドーパントと するn型基板70上に不純物を含まないシリコン層71 を厚さ5nm、UHV-CVD法で作成し、さらに第4 の実施形態の方法でゲルマニウム量子ドット73を形成 し、その上に再び不純物を含まない厚さ5 n mのシリコ ン層74、そして最上層にボロンをドーパントとするp 型シリコン層75を形成して、発光ダイオードを作成し ている。

【0089】この場合ゲルマニウムの量子ドットは発光 中心の役割をしており、その大きさを坂大10mm程度 とした場合、赤色から赤外の発光が確認できる。

【0090】 (第6の実施形態) 図11は、第4の実施 形版のゲルマニウムドットの作成方法を用いて作成した 発光ダイオードの他の例を示す。

【0091】n型シリコン基板抵板81上に、厚さ5μ mのドーパントを含まない第1のシリコン層82を形成 し、その上に第4の実施形態の方法でゲルマニウムドッ ト83を形成する。その上に厚さ1μmでドーパントを 含まない第2のシリコン層84を形成し、姿面からn型 不純物をイオン注入してn型領域85を形成し、さらに p型不純物をイオン注入してp型倒域86を形成する。 これによりpin接合が形成されて発光ダイオードとな

【0092】この方法では、ゲルマニウムドット作成工 程以外は通常のシリコン量産プロセスを用いているた め、大口径シリコン巡板上に大量の殆光ダイオードを作 成することができる上、素子の集積化、複合化が容易で 50 ム酶膜を、第4の実施形態で述べた方法により形成した

ある.

【0093】(第7の実施形態)図12は、第7の実施 形態に係る発光ダイオードの作成手順を示す断面図であ る。本実旋形似では、シリコン酸化楔がパターニングさ れたn型シリコン基板上に選択成長法を用いてゲルマニ ウム量子ドット領域を作成する例を示す。

16

【0094】図12(a)に示すように、n型基板91 上に形成された厚さ100mmの熟酸化膜92に、直径 10 nmの開口部98を設ける。次にこの開口部98内 に強択成長法で原さ10nmのシリコン層93を成長さ せる。さらにその上に同じく遊択成長法により煇さ1. 5原子層のゲルマニウム層94を積層する(図12 (b)) a

【0095】その後700℃で商温加熱して、ゲルマニ ウム微細結晶95を形成する(図12(c))。 さらに 非選択成長法で厚さ10nmのシリコン觸96を成長さ せた後、p型ドーパントを含むシリコン層97を形成 し、pinダイオード構造を作成する(図12 (d)).

【0096】このように、シリコン酸化胶に囲まれた似 域に発光ダイオード部を形成することにより、屈折率の 違いによる光閉に込め構造を容易に形成できる。 しかも 従来のシリコンプロセスの応用で構成できるため極めて **有利である。また周囲の酸化膜の形状や、他材料との組** み合わせにより導波路を形成することも、既存の半導体 プロセスにより可能となる。

【0097】 (第8の実施形態) 図13は、第8の実施 形態に係る面発光レーザーの断面図である。本実施形態 では、第7の実施形態の構造をSOI塞板上に形成して いる。森子分離が容易となる上、恋板上下方向にも光閉 30 じ込めが容易にできる。この構造によれば猛板姿面側か らの光取り出しを行うことにより、多数の秦子を集積し た面発光レーザーが作成可能となる。

【0098】シリコン基板101上に厚さ500mmの シリコン酸化膜102を挟んで厚さ150mmのp型シ リコン層(SO (層)103を有するSO I 基板を用意 する。この基板の表面に厚さ200mmの熱酸化膜10 4を形成する。この時SOI層103の厚さは50nm

【0099】続いて表面の熟酸化膜に1μm×250μ mの開口部を設け、下地のSOJ層103を略出させ る。その結果露出したシリコン層上のみにシリコン層が 成長できる。

【0100】この巡板上に薄膜シリコン層を選択成長法 を用いて100mm成長させる。この場合下側の50m mには不純物としてポロンを添加してp型層105と し、上側50nmは不純物を含まないシリコン層106

【0101】この上にさらに厚さ3原子層のゲルマニウ

特朗平11-40809

17

後、高温加熱によりゲルマニウムドット107に変形させる。このときゲルマニウムドットの典型的な大きさは 10nmとする。また、本発明の方法ではゲルマンガス 分子はシリコン結晶上のみで分解する(強択成長する) ため、酸化瞑上にはドットは形成されない。

【0102】この上にさらにシリコン薄膜を400nm 成長させる。この時酸化膜上にも薄膜成長が起こる非強 択成長のモードで行う。また膜坪400nmの内、下側50nmには不純物を添加しない層108とし、その上の350nmはヒ素を尚濃度に含む層109とする。

【0103】このように作成した層はグルマニウムの量子ドット107を含む層を中心にpin構造となっており、電流注入が可能なダイオードが構成される。ここで強励起をすることによりレーザー発振が可能となる。

【0104】ゲルマニウム量子ドット107を含む層は、予め用意された酸化製厂104に取り囲まれているため、光閉じ込めも可能である。また光の取り出し方向の酸化膜に関しては、予め作成された酸化膜104の対応部分を一旦削り取り、シリコン層103を露出させた後、再び熱酸化させることも有効である。

[0105] 一般に化合物半導体レーザーではキャビティーの形成にへき開端面を利用しているが、本実施形態の構成ではシリコン結晶と整合性の艮い熱酸化膜を利用できるため、微細な量距プロセスに整合性の悪いへき開工程を組み合わせる必要がない。

【0106】(第9の実施形態)次に、トンネル酸化膜を介して積み重ねられた2つのシリコン微粒子を有する 半導体装置について説明する。図14は、その作成手順 を示した半導体装置の断面図である。

【0108】続いて、この多結晶シリコン層の表面に酸化膜113を形成する(図14(a))。この酸化膜形成は通常の熱酸化法でよく、表面に1.5nmの酸化膜を形成する。これにより多結晶シリコン層112の厚さは4.8nm程度となる。酸化膜113はCVD法によ 40 る堆積酸化膜でも構わない。

【0109】続いてこの酸化膜113上に厚さ1nmの 非晶質シリコン層114を形成する(図14(b))。 この非晶質シリコンの形成は、500℃以下の低温で行 うのが望ましい。すなわち、基板側酸化膜113(トン ネル酸化膜)と上側シリコン層114の間の層変化の急 酸性が原水される。

【0110】非晶質シリコン層114形成後に、加工された基板を800℃程度に加熱する。この加熱により最上面の非晶質シリコン層114は塊状化して粒径10π

m程度の微細な結晶115となる(図14(c))。具体的には、初期の非晶質シリコン層を1mmとして、800℃で3分の加熱を加えることにより、直径10mmの半球状シリコン微粒子を形成することが可能である。 【0111】多結晶シリコン層112の形成あるいは最下階酸化膜111形成から後の工程は、大気に曝さずに、同じ処理室で連続的に進めることが望ましい。大気

18

に曝すと多結晶シリコン層112表面に自然酸化膜が形成され、酸化膜113において設計通りの膜厚が得られないことがある為である。さらに、非晶質シリコン層114を加熱して規状化する際に、非晶質シリコン層114の表面が酸化されていないことが必要とされるからである。さらに前述のように、基板側酸化膜113と上側シリコン層114の間の層変化の急峻性が重要なファクターとなる。

【0112】続いて基板を成膜装置より取り出し、形成されたシリコン微粒子115をマスクにしてエッチングを行う。エッチングはドライエッチングでもウェットエッチングでも構わない。まず、大気取り出しにより生じた自然酸化膜及び多結晶シリコン層112上部の酸化膜層を除去した後、多結晶シリコン層112をエッチングにより削る。

【0113】このときマスクとなるシリコン微結晶115も同時にエッチングされるが、エッチング量を制御することにより、塊状化により得たシリコン微粒子115 およびその下部の多結晶シリコンを残し、その他の領域の多結品シリコン層112を除去することが可能である。本実施形態において、塊状化直後に直径10nmであったシリコン微粒子をマスクに使い多結晶シリコン層をエッチングすることにより、シリコン微結晶の直径が3nmになり、その下部の多結品層のみを残すことが可能であった。

【0114】また多結晶シリコン層をエッチングする際に、酸化膜に対して選択性のあるエッチング法を用いることにより、多結晶シリコン層の下の酸化膜でエッチングを停止することも可能となる。ただしこの場合、表面の酸化膜の除去と多結晶シリコン層の除去に異なるエッチングを交互に繰り返す必要がある。

【0115】上記の方法により、酸化膜の上にシリコン 微粒子を2重に積み重ねた微粒子構造116が作成できる(図14(d))。このようにして作成した2重微粒 子116を利用して、図15に示すような記憶素子の構成が可能である。

【0116】2重微粒子116合む基板上に、CVD法により酸化膜117を厚さ25mmで堆積し、2重微粒子116を埋め込む。酸化膜117を堆積後に、多結晶シリコン層118を形成し、ゲート電極に加工し、さらにソースおよびドレイン領域(不純物添加領域)119を形成することにより2重微粒子を含むナノクリスタルメモリーが完成する。この2重微粒子を浮遊ゲートとし

50

特脳平11-40809

19

て使用すれば、より微細な制御が可能なメモリが実現される。

【0117】ここで、図15に示すナノクリスタルメモリの動作に関し説明する。まず基板110、ゲート電極118間にゲート電極側が正電位となるような強い電場を印加する。このときゲート酸化膜にトンネル電流が流れ、二度微粒子116の下部に電子が設積される。ひとたび二度微粒子中に潜積された電子は、酸化膜のパリア内に閉じ込められるために、基板ーゲート電極間の電場を弱めても放出され難く保持される。二度微粒子の下部に電子が設積された状態でソースードレイン間に電圧を加え電流を流すと、微粒子下部の電子により生する電場のために、ソースードレイン間の電流が制御される。

【0118】次に、ゲート種極一基板間にゲート電極側を正確位とする弱い電場を加えると、二近微粒子下部にあった電子は二重微粒子上部に移動する。この場合も二重微粒子の上部と下部はトンネル酸化膜で分離されているために、ゲート電極一基板間の電場を戻しても、電子は二重微粒子上部に止まる。この状態では二重微粒子下部に電子が蓄積されていた場合と比べ、チャネルに与える電場は弱められる。従ってソース・ドレイン間に電圧を印加し種流を流そうとした場合流れやすくなる。

【0119】すなわち、二重微粒子の上部あるいは下部への電子の移動により、ソースードレイン間の電流の流れ易さが変化する。このことはMOSFETのしきい値を圧の変化として検出することが可能である。二重微粒子の上下間の電子の移動はゲート電極に加える電圧の正角により側御が可能である。

【0120】従来のナノクリスタルメモリでは、チャンネルからゲート酸化膜を介して微粒子に導入された電子を、微粒子中に保持することにより、配憶保持助作を行っているために、微粒子中への電子の導入の容易さ(即ち能修香込みの容易さ、速さ)と微粒子への電子の保持の安定性(即ち能像の保持時間)は相反する事象であった

【0121】一方本発明においては、二重懲粒子とチャネル間のゲート酸化膜は7ヵmと比較的厚く設定するため、ひとたび二重微粒子に閉じ込められた電子は、安定的に保持できる。さらに配慮のON/OFFは二重微粒子内の輝いトンネル酸化膜間の電子の移動で行うため、より高速動作が可能となる。

【0122】 (第10の実施形態) 図16は、本発明の 第10の実施形態に係る3重微粒子構造を作成する手順 を示す断面図で、図17が本実施形態の完成品の断面図 である。

【0123】半導体基板120上に形成された第1の酸化膜121の上に、厚さ5nmの第1の多結晶シリコン 図122、さらに厚さ3nmの第2の酸化膜層123、さらにその上に再び厚さ5nmの第2の多結晶シリコン 図124を積層し、最上層には厚さ3nmの第3の酸化 50

【0124】次に、第3の酸化膜層125の上に厚さ1nmの非晶質ゲルマニウム層126を堆積する(図16(b))。この後のプロセスは先の第9の実施形態とほぼ同じである。非晶質ゲルマニウム層126の袋面を大気に曝さない条件で加熱処理を加え、塊状化現象によりゲルマニウムの微粒子127を形成する(図16

20

(c))。ここで、ゲルマニウム微粒子の大きさは直径 10nmである。

【0125】さらにこのゲルマニウム微粒子127をマスクに、下層の酸化膜125、123および多結晶シリコン層124、122をエッチングする(図17)。ゲルマニウム微粒子をマスクとして下層の多結晶シリコン層をエッチングする場合は、エッチング時の選択比が高くとれるので、下層シリコン層が複数ある場合でもエッチングすることが可能となる。この方法により、図17示すように薄い酸化膜で区分された3重の微粒子を積層した3重微粒子構造128の作成が可能となる。

【0126】図18は、2 単微粒子構造の応用例を示す。 薄い酸化膜で分離された2 重微粒子116を複数個 基板110上に1列に配列し、各々の2 重微粒子には片側の微粒子にのみ電荷を注入する。このとき電荷同士の反発力により、ライン上で隣接する2 重微粒子の同じ側(上側若しくは下側)の微粒子には安定して配荷を保持することができず、互に異なる側の微粒子に電荷が蓄積される。 従って複数の2 重微粒子を整列させると、上側と下側の微粒子に交互に電荷が蓄積される(図18(a))。

【0127】この場合、ラインの1端の2重微粒子の電 の 荷の位置を逆転させると隣接する2重微粒子の電荷位置 も反転する。この反転現象は、次々とライン上で隣接す る2重微粒子に伝播していく(図18(b))。従って ライン上で1端に位置する2重微粒子の電荷の位置をあ る周期(周波数)で反転させると、その周期信号を次々 と伝播させることが可能となり、あたかも電気配線の如 く振る舞うことができる。

【0128】次に、本発明の微細構造を応用した、微細なゲート電極構造を有する半導体業子に関する異雄の形態を説明する。

0 【0129】(第11の実施形態)図19、図20は本 発明の第11の実施形態に係るMOS型半導体装置のゲ 一ト電極の形成方法を説明するための核式的な平面図で ある。この半導体装置の製造方法を以下に説明する。

【0130】まず、図19(a)に示すように、シリコン基板上に能動素子が形成される素子領域131を取り囲むように、LOCOS (Local Oxidation of Silicon)により素子分離領域132を形成する。

【0131】次に図19 (b) に示すように、案子領域 131のゲートが形成される部分に、ゲート絶縁膜(不 図示)を形成後、電子ビームを20~30nm関隔で連

特別平11-40809

総的に打ち込む。このとき電子ビームはゲート幅方向の LOCOS領域を含んで直線的に打ち込む。この電子ビ ームの打ち込みにより、ゲート絶縁膜(シリコン酸化 **阪)の締晶構造が破壊されてダメージ箇所133が形成** される。

21

【0132】次に、この基板を超商真空(UHV)CV D装置に導入し、基板を加熱せずに非晶質シリコンの微 細ドット134を形成する(図19(b))。図21 (a), (b)は、夫々ゲート部分のダメージ鯔所 13 3の部分と、この上に形成されたシリコン微細ドットの 10 形状を説明するための拡大斜視図である。

【0133】この場合非品質シリコンを作製するための ガスを用いており、この原料ガス 原料はSi2 He をCVD装置内の悲板表面を見込む位置に設置された補 助ヒーターで熱分解した後に、これを基板に供給するこ とにより、基板表面に膜厚5nmの非晶質シリコンの薄 **喫を形成する。この方法により作成した5mmの非晶質** シリコン海膜は極めて均一である。

【0134】続いて850℃で加熱すると、非晶質シリ コンの安面マイグレーションはシリコン酸化膜のそれよ 20 りも小さいので、非品質シリコンは凝縮して高さ25ヵ m、直径50nm程度のドット状になり、かつ互いに電 気的に控続されて帯状のゲート重極になる。この方法に よれば原料分解が起こらない温度においても、シリコン 微細ドットを形成することが可能である。

【0135】このように形成されたシリコン微細ドット の帯の端に、通常の光によるリソグラフィで作成された ゲート館極用のパッド135を形成することにより、ゲ ート長50nmのゲート領極が作成される。 このゲート 館極を作成した構造に不純物イオンを打ち込むことによ 30 り電子濃度を上げ、ゲート電極の両側にソース領域13 6とドレイン倒域137を形成する。ソース倒域136 とドレイン領域137の失々の端部には、ソース電極1 36a、ドレイン電極137aを形成する。この構造の 上に層間絶縁膜を介して上層配線を形成することによ り、MOS型半導体殺子が完成する。

【0136】本発明は、SOIを用いたMOSFETを 始めとして、LSI回路に用いられるすべての素子につ いて做細胞極を作成する工程に適用できる。

【0137】 (第12の実施形態) 図22~図25は、 本発明の第1 2の実施形態に係わる単一電子素子の製造 方法を段階的に説明するための図である。各図の(a) は平面図、(b)は対応する平面図のA-A. 執若しく はB-B'線に沿った断面図である。

【0138】まず、図22に示すように、半導体基板1 40上にLOCOS142により囲まれた梁子領域14 1を形成した後、さらに金体を酸化するか、あるいはC VDにより聴厚100ヵm程度のSiOz酸化喫143 を案子領域141上に形成する。

アイランド部分を形成する領域144を囲む4点に電子 ピーム等を照射して、酸化膜13の結晶構造を点として 破壊し、ダメージ臨所145を形成する。綻いてこの基 板を高興空(UHV)CVD装置に導入し、基板を加熱 せずに非晶質シリコン微細ドット146を形成する。

22

【0140】この場合非品質シリコンを作製するための 原料はSi2 He ガスを用いており、この原料ガスをC VD装置内の基板炭面を見込む位置に設置された補助ヒ ーターで熱分解した後に、これを基板に供給することに より、300℃以下の低温で基板表面に胰厚5nm以下 の非晶質シリコンの薄膜を形成する。

【0141】本灾旋形態では、シリコン薄膜堆積時の基 板温度は幸温としているが、酸化膜基板中の酸素と堆積 するシリコンとが反応を起こさない範囲において、基板 温度を上昇させることは問題ない。この場合、基板温度 は500℃以下であれば原料シリコンと基板姿面の酸素 との反応は低く抑えられる。 しかしシリコン原料が分子 原料分解用のヒーターのように高温ソースから供給され る場合は、基板温度は300℃以下が望ましい。

【0142】続いて730~850℃で加熱すると、非 品質シリコンの表面マイグレーションは酸化膜のそれよ りも小さいので、非品質シリコンは凝縮して直径50m m以下のサイズのドット状になり、かつ互いに独立した 微細縮晶を形成する。

【0143】この微細ドットの形成は非晶質に限られる ものではなく、シリコンに限らず他のIV族元素を用い てもよい。また、形成方法もUHV-CVD装置に限ら ず、例えば囮体シリコン原料を電子線で加熱し基板に供 給する分子線結晶成長(MBE)法やプラズマ放低によ り気体原料分子を分解して基板に供給するプラズマCV Dでもかまわない。

【0144】なお、電子ピームによるグメージ箇所は4 点に限らず、アイランドを囲む形ならば何点でもよい。 但し、ダメージ節所の間隔は、後に形成される微細ドッ トの径よりも若干大きい程度、例えばこの例では100. 乃至200nmに設定する。

【0145】次に、図24に示すように、弗酸を用いて 業子領域141上に形成されたSi〇2 膜143をエッ チング除去する。この際、上記のシリコン微細ドット1 46の部分がマスクとなり、シリコン微細ドット146 の下にSiО2 層143が残される。

【0146】次に、図25に示すように衆子全体にゲー ト酸化を行い、5mm程度のゲート酸化膜147を形成 する。続いてアイランド144を含む部分の上にポリシ リコン等のゲート電極148を形成する。ここでの電極 材料はポリシリコンに限らず、アルミニウム等の金風で もかまわない。

【0147】次に、ソースとドレイン領域に不純物のイ オン注入を行うことにより、ソースとドレイン領域の略 【0189】次に図23に示すように、単一電子素子の 50 子濃度を高める。この構造の上に層間絶縁膜を介して上

特朋平11-40809

23

閣配線を形成することにより、単一電子素子が完成する。

【0148】 不実施例においては、シリコン 漁細ドットの数を4個としたが、前述のようにアイランドを囲むように多数のシリコンドットを設けても良い。図26はダメージ箇所を6箇所とし、電子が蓄えられるアイランドの数を、参照番号151 および152で示すように、ソース・ドレイン 方向に直列の2つにした例である。この2つのアイランドを夫々制御するゲート電極153、154を設けることにより、2つのアイランドに響えられ 10る電子の数に応じて多値の論理制御が可能になる。

【0149】また、図27の参照番号161および162で示すように、アイランドの数をソース・ドレイン方向に並列の2つとすることもできる。この場合はアイランドに蓄えられる電子の数が合計2個となるため、電流容量を増やすことができる。

【0150】本発明の単一電子素子においては、電荷が 密積するアイランド部分を形成するために、アイランド を囲む領域に電子ビーム等でグメージを与え、このダメージを中心にUHV-CVD装置内で形成されるシリコン微細ドットをマスクに弗酸等によりSiOz 豚をエッチングした後、ゲート酸化およびポリシリコン等電極層を形成するという方法をとる。

【0151】従って、マスクの特度としては最初のダメージの点の間隔の特度が要求されるだけである。シリコンドットに囲まれた領域に反転層(図25(b)における149)として形成される館荷蓄積アイランドの大きさは、成長したシリコンドットの大きさを合わせて決定される。このため、従来の加工技術を用いても限界加工以下のサイズを持つアイランドの形成が可能となる。

【0152】本実施形態では、シリコン微細ドットの径を50nm程度としているため、平面的なゲート電極長は100nm程度となるが、シリコン微細ドットの径を25nmとすれば、ゲート長を50nm程度とすることも可能である。

[0153]

【発明の効果】本発明により、既存の半導体最底プロセスと整合性の高い手法で、半導体基板上に微細な半導体結晶を作成する方法が提供できる。また、本発明の微粒子構造を利用して、高性能の発光ダイオード、半導体レーザー、メモリ素子等が表現できる。

【0154】また、本発明は直径50nm以下のシリコン微和ドットが、電子ビーム等の照射によりダメージを受けたSiO2 膜上に、選択的に制御よく形成されることを、ゲート電極の形成に利用している。このため、通常のゲート電極形成法のようにレジストの特性や限界に制限されることがない。また多大な股備投資を必要とし、汎用性がなく、取扱いが困難な上に放射線として人体への悪影響のあるX線リングラフィのような欠点もなく、10nmオーダーのゲート長を有する半導体素子を50

提供することを可能にしている。

【0155】また、本発明の単一電子菜子においては、 電荷の数を正確にコントロールするために微細な構造を 必要とするアイランド部分を、上記のシリコン微細ドッ トを利用し、このシリコン微細ドット間の反転層領域と している。

24

【0156】本発明においてアイランドの周囲のシリコン微細ドットの間隔を現状のリソグラフィの限界寸法とすれば、UHV-CVDによるシリコン微細ドットの大きさを制御することで、最終的に形成される反転層アイランドの大きさは、現状のリソグラフィの限界寸法より、強かに小さいものとすることができる。以上の方法により、室温動作が充分可能で、制御性、再現性の良い単一電子案子を提供することが可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係るシリコン微結品 の作成手順を示す半導体基板の断面図

【図2】第1の実施形態の微結晶の作成法において、初期の非晶質の厚さに対する、アニール条件と得られる微結晶の大きさの関係を示す図で、(a)はシリコン、

(b) はゲルマニウムの場合

【図3】本発明の第2の実施形態に係るMOS型半導体 装置の作成手順を示す断面図

【図4】第2の実施形想の半導体装置に類似の半導体装置を、従来技術で作成する際の問題点を説明するためのプラズマCVD装置の模式図

【図5】図4のCVD装置で作成したシリコン微結晶の 断面図

【図6】本発明により作成したシリコン微結晶の断面図 【図7】本発明の第3の実施形態に係るシリコン微結晶 の作成方法を説明するための斜視図

【図8】本発明の第4の実施形態に係るグルマニウム微 結晶の作成方法を説明するための断面図

【図9】第4の実施形態のゲルマニウム微結品の作成法 において、初期のゲルマニウム質の厚さに対する、アニ ール条件と得られる做結品の大きさの関係を示す図

【図10】本発明の第5の実施形態に係るゲルマニウム 微結晶を組み込んだ発光ダイオードの断面図

【図11】本発明の第6の実施形態に係るゲルマニウム 微結品を組み込んだ発光ダイオードの断面図

【図12】本発明の第7の実施形態に係るゲルマニウム 微結晶を組み込んだ発光ダイオードの作成手順を示す断 面図

【図13】本発明の第8の実施形態に係るゲルマニウム 微緒晶を組み込んだ面発光レーザーの断面図

【図14】本発明の第9の実施形版に係る2重徴粒子構造の作成手順を示す断面図

【図15】本発明の第9の実施形態に係る2 軍機粒子構造を組み込んだメモリ案子の断面図

【図16】本発明の第10の実施形態に係る3重微粒子

(14)

特開平11-40809

構造の作成手順を示す断面図

【図17】本発明の第10の実施形態に係る3重微粒子 構造の完成品の断面図

25

【図18】本発明の2重微粒子構造の応用例を説明する ための概式的断面図

【図19】本発明の第11の実施形態に係るMOS型半 導体素子の製造方法を説明するための平面図

【図20】図19の次の段階であり、完成形の半導体素 子の平面図

【図21】第11の災施形態におけるシリコン欲細ドッ トの形成法を説明する斜視図

【図22】本発明の第12の実施形態に係わる半導体素 子の製造方法を説明するための図で、(a)は平面図、

(b) は (a) のA-A' 線に沿った断面図

【図23】図22の次の段階を示す平面図と断面図

【図24】図23の大の段階を示す平面図と断面図

【図25】図24の次の段階を示す平面図と断面図で、

(b) は (a) のB-B' 線に沿った拡大断面図

【図26】第12の実施形態の変形例で、2つの値列の アイランドとそれぞれのアイランドに付属するゲート電 極を有する半導体素子の平面図

26

【図27】第12の実施形態の変形例で、2つの並列の アイランドとそれらに共通の1つのゲート電極を有する 半導体柔子の平面図

【符号の説明】

10 … シリコン基板

11 … シリコン酸化灰

… 非品質シリコン層 12

… シリコン微結品 13

… シリコン基板 20

… シリコン酸化膜

シリコン微結品 22

23 … シリコン酸化膜


- 24 … 多結晶シリコン膜

25 … ゲート側壁絶縁膜


[図2]

26、27 … ソース・ドレイン領域

[図1]



10:シリコン抵征
11:シリコン酸化酸



12:非品質シリコン度


13:シリコン領結品



10

(a)


(b)




[図4]

初始非品質与さ


初期非品質學さ






[図5]

される見込む (mn) シロス (mn)











(15)

特謝平11-40809











(16)

特別平11-40809





(17)

特朋平11-40809














[図21]














(18)


特開平11-40809


[2 4]











フロントページの続き

(72) 発明者 黒部 篤 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72) 発明者 棚本 哲史 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内